Transistor a singolo elettrone

Voce da controllare
Questa voce o sezione sull'argomento elettronica è ritenuta da controllare.
Motivo: Molte considerazioni sparse di carattere generale e poca se non quasi nulla descrizione sui meccanismi di funzionamento e sulla tecnologia. Impostata così si avvicina a una ricerca originale, il linguaggio semicolloquiale (in parte rimosso) e alcune traduzioni non del tutto precise ("capacitore" invece di "condensatore") così come l'uso di termini approssimativi fanno assomigliare il testo più a qualcosa di genericamente divulgativo che non a una voce di enciclopedia
Questa voce è da wikificare
Questa voce o sezione sull'argomento elettronica non è ancora formattata secondo gli standard.
Schema basilare di un SET, comprensivo dei vari parametri che descrivono il dispositivo.

Un transistor a singolo elettrone (Single Electron Transistor – SET) è un dispositivo elettronico basato sull’effetto di bloccaggio coulombiano (Coulomb blockade, in inglese). In tale dispositivo, gli elettroni scorrono dai contatti di source e drain in un quantum dot (un punto quantico, un sistema confinato quantisticamente in tutte e tre le dimensioni spaziali) attraverso giunzioni tunnel. Il potenziale elettrico del punto quantico, o “isola” di elettroni, può essere manipolato da un terzo elettrodo, il gate, accoppiato capacitivamente all’isola stessa. Fig. 1 mostra uno schema basilare di un SET, in cui l’isola, controllata dall’elettrodo di gate tramite il condensatore CG, è accoppiato ai contatti di source e drain tramite giunzioni tunnel modellizzate come un parallelo di una resistenza (RD o RS) e un condensatore (CD o CS).[1]

Storia

Quando David Thouless osservò nel 1977 che la dimensione di un conduttore, se sufficientemente piccolo, avrebbe potuto influire sulle sue proprietà elettroniche, diede inizio ad un nuovo campo della fisica della materia.[2] La ricerca che seguì negli anni '80 è nota come fisica mesoscopica, e riguarda sistemi dalla dimensione caratteristica inferiore al micron.[3] È stato il punto di partenza per i transistor a singolo elettrone.

Il primo transistor a singolo elettrone basato sul fenomeno del bloccaggio Coulombiano è stato riportato nel 1986 dagli scienziati sovietici K. K. Likharev e D. V. Averin.[4] Un paio di anni dopo, T. Fulton e G. Dolan ai Bell Labs negli Stati Uniti fabbricarono e dimostrarono il funzionamento di un tale dispositivo.[5] Nel 1992 Marc A. Kastner dimostrò l'importanza dei livelli energetici del quantum dot.[6] Verso la fine degli anni '90 e l'inizio degli anni 2000 gli scienziati russi S. P. Gubin, V. V Kolesov, E. S. Soldatov, A. S. Trifonov, V. V. Khanin, G. B. Khomutov e S. A. Yakovenko furono i primi a realizzare un SET basato su una molecola funzionante a temperatura ambiente.[7]

Rilevanza

La sempre maggiore importanza dell’Internet delle cose e di applicazioni relative all'assistenza sanitaria rendono di rilevanza fondamentale il parametro del consumo d’energia nei dispositivi elettronici, tanto che una delle maggiori tematiche di ricerca nell’ambito dell’elettronica a livello mondiale è rappresentata dallo studio di dispositivi con consumo ultra-basso (ultra-low-power). Il gran numero di piccoli computer e dispositivi elettronici diffusi e utilizzati quotidianamente (telefoni cellulari e dispositivi domotici, ad esempio) necessita di una quantità significativa di energia per funzionare. In questo scenario, il SET figura come un candidato adatto per raggiungere bassi consumi, ma allo stesso tempo un elevato livello di integrazione.

Alcuni esempi di campi di applicazione: elettrometri super-sensibili, spettroscopia di singoli elettroni, definizione di standard per la misura di corrente DC, definizione di standard per misure di temperatura, rivelazione di radiazione infrarossa, dispositivi logici basati su livelli di tensione o di carica, o su SET programmabili.[8]

Il Dispositivo

Principio di Funzionamento

Schema di un transistor a singolo elettrone.

Così come il FET (transistor a effetto di campo, in inglese field-effect transistor), il SET ha tre elettrodi, in gergo: source, drain e gate (i termini inglesi sono diventati ormai termini tecnici anche nella lingua italiana). La maggiore differenza tecnologica tra SET e FET è il concetto stesso del canale attraverso cui passa la corrente elettrica. Mentre in un FET il canale passa da isolante a conduttivo all'applicare una tensione di gate, nel SET il canale è sempre isolante. Gli elettrodi di source e drain sono accoppiati attraverso due giunzioni tunnel, separate da un quantum dot (QD)[9] metallico o semiconduttore, definito spesso anche come "isola". Il potenziale elettrico del QD può essere variato attravarso l'elettrodo di gate, cui è accoppiato capacitivamente. Applicando un'opportuna tensione è possibile cambiare lo stato del QD da bloccato a non bloccato, permettendo il tunneling di elettroni dal e al QD. Questo fenomeno è generalmente noto come bloccaggio Coulombiano.

Applicando una tensione V S D {\displaystyle V_{SD}} tra drain e source, si sviluppa una corrente I {\displaystyle I} definita dalla legge di Ohm, I = V S D R {\displaystyle I={\frac {V_{SD}}{R}}} . In tale espressione la resistenza R {\displaystyle R} è definita dagli effetti di tunneling relativi allo spostamento di elettroni dal source al QD e dal QD al drain. La tensione V G {\displaystyle V_{G}} controlla la resistenza del quantum dot, che a sua volta determina la corrente. Il risultato complessivo è del tutto analogo a quanto avviene in un FET, tuttavia passando da scale di lunghezza macroscopiche alla nanoscala, entrano in gioco effetti quantistici.

Da sinistra a destra: livelli di energia di source, isola e drain in un transistor a singolo elettrone nello stato bloccato (riquadro superiore) e nello stato non bloccato (riquadro inferiore).

Facciamo riferimento alla figura a lato. Quando il QD si trova nello stato bloccato, tutti i livelli di energia più bassi di quelli di source e drain sono occupati e nessuno dei livelli di energia non occupati si trova ad energia accessibile da parte degli elettroni provenienti dal source (punto rosso). Quando un elettrone proveniente dal source (punto verde 1.) effettua tunneling sul QD nello stato non bloccato (2.), riempirà il livello di energia vuoto più basso, che alzerà la barriera di energia del QD, portandolo fuori dalla distanza di tunneling un'altra volta. L'elettrone continuerà a effettuare tunneling attraverso la seconda giunzione tunnel (3.), dopodiché subisce fenomeni di scattering inelastico e raggiunge il livello di Fermi dell'elettrodo di drain (4.).

I livelli di energia del QD sono spaziati uniformemente di una quantità Δ E {\displaystyle \Delta E} . Ciò origina una capacità C {\displaystyle C} propria dell'isola definita come C = e 2 Δ E {\displaystyle C={\frac {e^{2}}{\Delta E}}} . Per ottenere il regime di bloccaggio Coulombiano devono essere soddisfatti tre criteri:[10]

  1. La tensione di bias deve essere inferiore alla carica elementare divisa per la capacità dell'isola: V b i a s < e C {\displaystyle V_{bias}<{\frac {e}{C}}}
  2. L'energia termica al contatto di source e l'energia termica del quantum dot, ovvero k B T {\displaystyle k_{B}T} , devono essere inferiori all'energia di caricamento: k B T e 2 2 C {\displaystyle k_{B}T\ll {\frac {e^{2}}{2C}}} , altrimenti entrerebbero in gioco fenomeni di eccitazione termica.
  3. La resistenza di tunneling, R T {\displaystyle R_{T}} , deve essere maggiore della quantità h 2 π e 2 {\displaystyle {\frac {h}{2\pi e^{2}}}} ( h e 2 {\displaystyle {\frac {h}{e^{2}}}} è chiamata anche costante di von Klitzing), derivata dal principio di indeterminazione di Heisenberg:[11] la condizione si ricava dal principio di indeterminazione ponendo Δ E = e 2 2 C {\displaystyle \Delta E={\frac {e^{2}}{2C}}} (relazione che si può ricavare dall'energia immagazzinata in un condensatore) e Δ t = R T C {\displaystyle \Delta t=R_{T}C} (relazione che si ricava in base alle costanti di tempo in un circuito RC). Si ottiene quindi: Δ E Δ t = ( e 2 2 C ) ( R T C ) ( 2 ) {\displaystyle \Delta E\Delta t=\left({\frac {e^{2}}{2C}}\right)(R_{T}C)\geq ({\frac {\hbar }{2}})} , dove ( R T C ) {\displaystyle (R_{T}C)} è in realtà il tempo di tunneling τ {\displaystyle \tau } ed è mostrato nella figura schematica dei componenti elettrici interni al SET come C S R S {\displaystyle C_{S}R_{S}} e C D R D {\displaystyle C_{D}R_{D}} . Il tempo τ {\displaystyle \tau } di tunneling elettronico attraverso la barriera si assume come trascurabile rispetto alle altre scale temporali. Tale assunzione è valida per le barriere tunnel dei transistor a singolo elettrone di interesse pratico, dove τ 10 15 s {\displaystyle \tau \approx 10^{-15}s} .Se la resistenza di tutte le barriere tunnel del sistema è molto maggiore del quanto di resistenza, R t = h 2 π e 2 {\displaystyle R_{t}={\frac {h}{2\pi e^{2}}}} , è sufficiente a confinare gli elettroni nell'isola, e risulta corretto ignorare fenomeni quantistici coerenti quali eventi di tunneling simultaneo (co-tunneling).

Teoria

Indichiamo con q 0 {\displaystyle q_{0}} la carica di background del dielettrico che circonda il QD, con n {\displaystyle n} il numero totale di elettroni e con n S {\displaystyle n_{S}} e n D {\displaystyle n_{D}} il numero di elettroni che effettuano tunneling attraverso le due giunzioni tunnel. Le corrispondenti cariche elettriche alle giunzioni tunnel possono essere scritte come:

q S = C S V S {\displaystyle q_{S}=C_{S}V_{S}} ,

q D = C D V D {\displaystyle q_{D}=C_{D}V_{D}} ,

q = q D q S + q 0 = n e + q 0 {\displaystyle q=q_{D}-q_{S}+q_{0}=-ne+q_{0}} ,

dove C S {\displaystyle C_{S}} e C D {\displaystyle C_{D}} sono le capacità delle due giunzioni tunnel. Data la tensione di bias V b i a s = V S + V D {\displaystyle V_{bias}=V_{S}+V_{D}} , si possono risolvere le cadute di tensione alle due giunzioni tunnel:

V S = C D V b i a s + n e q 0 C S + C D {\displaystyle V_{S}={\frac {C_{D}V_{bias}+ne-q_{0}}{C_{S}+C_{D}}}} ,

V D = C S V b i a s n e + q 0 C S + C D {\displaystyle V_{D}={\frac {C_{S}V_{bias}-ne+q_{0}}{C_{S}+C_{D}}}} .

L'energia elettrostatica di una giunzione tunnel connessa da ambo i lati (come quella mostrata nello schema) sarà:

E C = q S 2 2 C S + q D 2 2 C D = C S C D V b i a s 2 + ( n e q 0 ) 2 C S + C D {\displaystyle E_{C}={\frac {q_{S}^{2}}{2C_{S}}}+{\frac {q_{D}^{2}}{2C_{D}}}={\frac {C_{S}C_{D}V_{bias}^{2}+(ne-q_{0})^{2}}{C_{S}+C_{D}}}} .

Il lavoro necessario per effettuare i due fenomeni di tunneling sarà:

W S = n S e V b i a s C D C S + C D {\displaystyle W_{S}={\frac {n_{S}eV_{bias}C_{D}}{C_{S}+C_{D}}}} ,

W D = n D e V b i a s C S C S + C D {\displaystyle W_{D}={\frac {n_{D}eV_{bias}C_{S}}{C_{S}+C_{D}}}} .

Dalla definizione standard di energia libera:

F = E t o t W {\displaystyle F=E_{tot}-W} ,

dove E t o t = Δ E F + E N {\displaystyle E_{tot}=\Delta E_{F}+E_{N}} , l'energia libera di un SET risulta:

F ( n , n S , n D ) = E C W = 1 C S + C D ( 1 2 C S C D V b i a s 2 + ( n e q 0 ) 2 + e V b i a s C S n D + C D n S ) {\displaystyle F(n,n_{S},n_{D})=E_{C}-W={\frac {1}{C_{S}+C_{D}}}\left({\frac {1}{2}}C_{S}C_{D}V_{bias}^{2}+(ne-q_{0})^{2}+eV_{bias}C_{S}n_{D}+C_{D}n_{S}\right)} .

PEr effettuare ulteriori considerazioni è necessario conoscere la variazione di energia libera allo zero assoluto per entrambe le giunzioni tunnel:

Δ F S ± = F ( n ± 1 , n S ± 1 , n D ) F ( n , n S , n D ) = e C S + C D ( e 2 ± ( V b i a s C D + n e q 0 ) ) {\displaystyle \Delta F_{S}^{\pm }=F(n\pm 1,n_{S}\pm 1,n_{D})-F(n,n_{S},n_{D})={\frac {e}{C_{S}+C_{D}}}\left({\frac {e}{2}}\pm (V_{bias}C_{D}+ne-q_{0})\right)} ,

Δ F D ± = F ( n ± 1 , n S , n D ± 1 ) F ( n , n S , n D ) = e C S + C D ( e 2 ± ( V b i a s C S + n e q 0 ) ) {\displaystyle \Delta F_{D}^{\pm }=F(n\pm 1,n_{S},n_{D}\pm 1)-F(n,n_{S},n_{D})={\frac {e}{C_{S}+C_{D}}}\left({\frac {e}{2}}\pm (V_{bias}C_{S}+ne-q_{0})\right)} .

La probabilità di un fenomeno di tunneling sarà alta quando la variazione di energia libera sarà negativa. Le espressioni di cui sopra determinano un valore positivo di Δ F {\displaystyle \Delta F} finché la tensione applicata V b i a s {\displaystyle V_{bias}} non eccede un valore di soglia V t h {\displaystyle V_{th}} che dipende dalla più piccola capacità del sistema. In generale, per un QD non caricato elettricamente ( n = 0 {\displaystyle n=0} e q 0 = 0 {\displaystyle q_{0}=0} ) per transizioni simmetriche ( C S = C D = C {\displaystyle C_{S}=C_{D}=C} ), risulta la condizione:

V t h = | V b i a s | e 2 C {\displaystyle V_{th}=|V_{bias}|\geq {\frac {e}{2C}}} ,

(ovvero la tensione di soglia è ridotta di un fattore due rispetto ad una singola transizione di tunnel).

Quando la tensione applicata è nulla, il livello di Fermi agli elettrodi metallici si troverò all'interno del gap di energia. Quando la tensione sale fino al valore di soglia, avverrà tunneling da sinistra a destra, e quando la tensione inversa eccede la tensione di soglia, avverrà tunneling da destra a sinistra.

L'esistenza di bloccaggio coulombiano è chiaramente visibile nella caratteristica tensione-corrente di un SET (un grafico che mostra come la corrente di drain dipende dalla tensione di gate). A bassi valori della tensione di gate (in modulo), la corrente di drain sarà zero. All'aumentare della tensione di gate al di sopra della tensione di soglia, le transizioni tunnel si comportano come resistenze ohmiche (entrambe le transizioni hanno la medesima permeabilità) e la corrente sale linearmente. La carica di background del dielettrico può non solo ridurre, ma anche bloccare il bloccaggio coulombiano.

Nel caso in cui la permeabilità delle barriere tunnel sia molto diversa ( R T 1 R T 2 = R T {\displaystyle R_{T1}\gg R_{T2}=R_{T}} ), si ottiene una caratteristica del SET a gradino. Un elettrone effettua tunneling sull'isola attraverso la prima transizione e vi rimane, a causa dell'alta resistenza di tunneling della seconda transizione. Dopo un certo periodo di tempo, l'elettrone effettua tunneling attraverso la seconda transizione, tuttavia questo processo causa il tunneling di un secondo elettrone sull'isola attraverso la prima transizione. Di conseguenza per la maggior parte del tempo l'isola risulta caricata elettricamente di una carica. Nel caso di una dipendenza inversa della permeabilità ( R T 1 R T 2 = R T {\displaystyle R_{T1}\ll R_{T2}=R_{T}} ), l'isola non sarà popolata da elettroni e il suo valore di carica si ridurrà a gradini, in modo quantizzato.

Solo a questo punto possiamo capire il principio di funzionamento di un SET. Il suo circuito equivalente può essere rappresentato come due giunzioni tunnel connesse in serie tramite un QD, con un ulteriore elettrodo di controllo (gate) connesso perpendicolarmente alle giunzioni tunnel. L'elettrodo di gate è connesso all'isola attraverso la capacità C G {\displaystyle C_{G}} . L'elettrodo di gate può cambiare la carica di background del dielettrico, siccome il gate realizza una polarizzazione aggiuntiva dell'isola in modo che la carica dell'isola risulti pari a

q = n e + q 0 + C G ( V G V 2 ) {\displaystyle q=-ne+q_{0}+C_{G}(V_{G}-V_{2})} .

Sostituendo questo valore nelle espressioni ricavate precedentemente, troviamo nuove espressioni dei valori alle transizioni:

V S = ( C D + C G ) V b i a s C G V G + n e q 0 C S + C D {\displaystyle V_{S}={\frac {(C_{D}+C_{G})V_{bias}-C_{G}V_{G}+ne-q_{0}}{C_{S}+C_{D}}}} ,

V D = C S V b i a s + C G V G n e + q 0 C S + C D {\displaystyle V_{D}={\frac {C_{S}V_{bias}+C_{G}V_{G}-ne+q_{0}}{C_{S}+C_{D}}}} .

L'energia elettrostatica dovrebbe includere l'energia immagazzinata nella capacità di gate, e il lavoro fatto dalla tensione di gate deve essere preso in considerazione nell'espressione dell'energia libera:

Δ F S ± = e C S + C D ( e 2 ± V b i a s ( C D + C G ) V G C G + n e + q 0 ) {\displaystyle \Delta F_{S}^{\pm }={\frac {e}{C_{S}+C_{D}}}\left({\frac {e}{2}}\pm V_{bias}(C_{D}+C_{G})-V_{G}C_{G}+ne+q_{0}\right)} ,

Δ F D ± = e C S + C D ( e 2 ± V b i a s C S V G C G + n e + q 0 ) {\displaystyle \Delta F_{D}^{\pm }={\frac {e}{C_{S}+C_{D}}}\left({\frac {e}{2}}\pm V_{bias}C_{S}-V_{G}C_{G}+ne+q_{0}\right)} .

A temperatura nulla, solo le transizioni con energia libera negativa saranno permesse: Δ F S < 0 {\displaystyle \Delta F_{S}<0} o Δ F D < 0 {\displaystyle \Delta F_{D}<0} . Tali condizioni possono essere usate per trovare le zone di stabilità nel piano V b i a s V G {\displaystyle V_{bias}-V_{G}} .

Aumentando la tensione all'elettrodo di gate, quando la tensione di bias è mantenuta al di sotto della tensione di bloccaggio Coulombiano (cioè V b i a s < e C S + C D {\displaystyle V_{bias}<{\frac {e}{C_{S}+C_{D}}}} ), la corrente in uscita dal drain oscillerà con un periodo e C S + C D {\displaystyle {\frac {e}{C_{S}+C_{D}}}} . Le oscillazioni in due giunzioni connesse in serie hanno una periodicità nella tensione di controllo di gate. L'allargamento termico delle oscillazioni aumenta all'aumentare della temperatura.

Dipendenza dalla temperatura

Un transistor a singolo elettrone con contatti di niobio e isola di alluminio.

Sono stati testati molti materiale per la realizzazione di transistor a singolo elettrone. Tuttavia, la temperatura è un fattore molto importante che ne limita l'implementazione nei dispositivi elettronici. La maggior parte dei SET metallici funziona solo a temperature estremamente basse.

Come già menzionato in precedenza, l'energia elettrostatica deve essere maggiore di k B T {\displaystyle k_{B}T} per evitare che le fluttuazioni termiche abbiano effetto sul bloccaggio coulombiano. Ciò a sua volta implica che la massima capacità permessa per l'isola è inversamente proporzionale alla temperatura, e deve risultare inferiore a 1 aF per consentire il funzionamento a temperatura ambiente.

Il valore di capacità dell'isola è funzione della dimensione del QD, e un QD con diametro inferiore a 10 nm è preferibile nell'ottica della realizzazione di dispositivi funzionanti a temperatura ambiente. Ovviamente ciò impatta pesantemente sui vincoli di manifatturabilità dei circuiti integrati a causa di problemi di riproducibilità.

Compatibilità CMOS
Circuito ibrido SET-FET.

Il livello di corrente di un SET può essere amplificato in modo da essere compatibile con la tecnologia CMOS generando un dispositivo ibrido SET-FET.[12][13]

Il progetto IONS4SET, finanziato nel 2016 dall'unione europea (#688072),[14] si occupa di ricerca nell'ambito della realizzazione di SET funzionanti a temperatura ambiente. Il maggiore obiettivo di tale progetto è la progettazione di un flusso di processo per la manifattura di SET per operazioni su larga scala cercando di estendere l'uso di architetture ibride SET-CMOS. Per garantire il funzionamento a temperatura ambiente, singoli QD di diametro inferiore a 5 nm devono essere realizzati e posti tra source e drain con distanze di tunnel di pochi nm.[15] Finora, non era presente alcun processo attendibile per la preparazione di circuiti SET-FET operativi a temperatura ambiente. In questo contesto il progetto europeo esplora un modo più fattibile per preparare circuiti SET-FET utilizzando nano-pilastri del diametro di circa 10 nm.[16]

Note

  1. ^ S. Mahapatra, V. Vaish e C. Wasshuber, Analytical modeling of single electron transistor for hybrid CMOS-SET analog IC design, in IEEE Transactions on Electron Devices, vol. 51, n. 11, 2004-11, pp. 1772-1782, DOI:10.1109/TED.2004.837369. URL consultato l'8 aprile 2020.
  2. ^ (EN) D. J. Thouless, Maximum Metallic Resistance in Thin Wires, in Physical Review Letters, vol. 39, n. 18, 31 ottobre 1977, pp. 1167-1169, DOI:10.1103/PhysRevLett.39.1167. URL consultato l'8 aprile 2020.
  3. ^ (EN) Boris L. Al'tshuler e Patrick A. Lee, Disordered Electronic Systems, in Physics Today, vol. 41, n. 12, 8 gennaio 2008, p. 36, DOI:10.1063/1.881139. URL consultato l'8 aprile 2020.
  4. ^ (EN) D. V. Averin e K. K. Likharev, Coulomb blockade of single-electron tunneling, and coherent oscillations in small tunnel junctions, in Journal of Low Temperature Physics, vol. 62, n. 3, 1º febbraio 1986, pp. 345-373, DOI:10.1007/BF00683469. URL consultato l'8 aprile 2020.
  5. ^ (EN) Single-electron transistors, su Physics World, 1º settembre 1998. URL consultato l'8 aprile 2020.
  6. ^ M. A. Kastner, The single-electron transistor, in Reviews of Modern Physics, vol. 64, n. 3, 1º luglio 1992, pp. 849-858, DOI:10.1103/RevModPhys.64.849. URL consultato l'8 aprile 2020.
  7. ^ (EN) S P Gubin, Yu V Gulayev e G B Khomutov, Molecular clusters as building blocks for nanoelectronics: the first demonstration of a cluster single-electron tunnelling transistor at room temperature, in Nanotechnology, vol. 13, n. 2, 13 marzo 2002, pp. 185-194, DOI:10.1088/0957-4484/13/2/311. URL consultato l'8 aprile 2020.
  8. ^ Om Kumar e Manjit Kaur, Single Electron Transistor: Applications & Problems, in International Journal of VLSI Design & Communication Systems, vol. 1, n. 4, 28 dicembre 2010, pp. 24-29, DOI:10.5121/vlsic.2010.1403. URL consultato l'8 aprile 2020.
  9. ^ (EN) Ken Uchida, Kazuya Matsuzawa e Junji Koga, Analytical Single-Electron Transistor (SET) Model for Design and Analysis of Realistic SET Circuits, in Japanese Journal of Applied Physics, vol. 39, Part 1, No. 4B, 30 aprile 2000, pp. 2321-2324, DOI:10.1143/jjap.39.2321. URL consultato l'8 aprile 2020.
  10. ^ Poole, Charles P., Introduction to nanotechnology, J. Wiley, 2003, ISBN 0-471-07935-9, OCLC 50912802. URL consultato l'8 aprile 2020.
  11. ^ Christoph Wasshuber e Hans Kosina, A single-electron device and circuit simulator, in Superlattices and Microstructures, vol. 21, n. 1, 1997-01, pp. 37-42, DOI:10.1006/spmi.1996.0138. URL consultato l'8 aprile 2020.
  12. ^ A.M. Ionescu, S. Mahapatra e V. Pott, Hybrid SETMOS architecture with Coulomb blockade oscillations and high current drive, in IEEE Electron Device Letters, vol. 25, n. 6, 2004-06, pp. 411-413, DOI:10.1109/LED.2004.828558. URL consultato l'8 aprile 2020.
  13. ^ Esteve Amat, Joan Bausells e Francesc Perez-Murano, Exploring the Influence of Variability on Single-Electron Transistors Into SET-Based Circuits, in IEEE Transactions on Electron Devices, vol. 64, n. 12, 2017-12, pp. 5172-5180, DOI:10.1109/TED.2017.2765003. URL consultato l'8 aprile 2020.
  14. ^ IONS4SET H2020 Project, su ions4set.eu. URL consultato l'8 aprile 2020.
  15. ^ F. J. Klüpfel, A. Burenkov e J. Lorenz, Simulation of silicon-dot-based single-electron memory devices, in 2016 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD), 2016-09, pp. 237-240, DOI:10.1109/SISPAD.2016.7605191. URL consultato l'8 aprile 2020.
  16. ^ Xiaomo Xu, Karl-Heinz Heinig e Wolfhard Möller, Morphology modifcation of Si nanopillars under ion irradiation at elevated temperatures: plastic deformation and controlled thinning to 10 nm, in Semiconductor Science and Technology, vol. 35, n. 1, 1º gennaio 2020, p. 015021, DOI:10.1088/1361-6641/ab57ba. URL consultato l'8 aprile 2020.

Voci correlate

Altri progetti

Altri progetti

  • Wikimedia Commons
  • Collabora a Wikimedia Commons Wikimedia Commons contiene immagini o altri file su transistor a singolo elettrone

Collegamenti esterni

  Portale Informatica
  Portale Ingegneria